CVD 鍍膜技術
化學氣相沉積（Chemical Vapor Deposition，CVD）是一種用來產生純度高、性能好的固態材料的化學技術。半導體產業或光電產業使用此技術來沉積不同晶形的材料（單晶、多晶、非晶及磊晶），而所沈積的材料則涵蓋鑽石、類鑽碳（Diamond-like carbon，DLC）、矽、碳纖維、碳奈米纖維、奈米線、奈米碳管、SiO2、矽鍺、鎢、矽碳、氮化矽、氮氧化矽及各種不同的 high-k 材料。典型的化學氣相沉積製程是將基板暴露在一種或多種不同的前驅物下，在基底表面發生化學反應或及化學分解來產生待沉積的薄膜。反應過程中通常也會產生許多不同的副產品，但大多會隨著氣流被帶走，而不會留在反應腔中。總的來說，只要原料可轉變為蒸氣，幾乎所有種類的膜都可形成。CVD又可延伸出幾種不同的方式，以下將依序介紹。
原子層沈積（ALD）
ALD是一種可以將物質以單原子層的形式逐次沈積的技術，又可分為：一、化學性氣體於腔體內化合後沈積於基材表面；二、直接於基材表面進行反應來將薄膜一層一層地累積起來。以後者直接在基版上成長的技術來說，其強處在於利用製程氣體無所不在的特性與材料表面進行化學吸附反應，由於這種反應具有「自我侷限」(self-limited) 特性，使得每一次進氣循環的過程（詳上圖）可形成厚度近乎一層原子的薄膜，若妥善利用此項特性可以將膜厚精確地控制在原子級 (約1/10奈米) 尺度。相較於傳統薄膜製程，ALD 技術形成的薄膜，由於其成長過程被侷限在材料表面，因此薄膜具高階梯覆蓋率及極佳的厚度均勻性。
ALD技術優點
傳統上，半導體廠是以物理氣相沉積（Physical Vapor Deposition, PVD）或化學氣相沉積（Chemical Vapor Deposition, CVD）在溝槽結構上製作電容層，但是當溝槽深寬比達 7:1 時，PVD 與 CVD 兩種方法在溝槽開口處沉積電容物質較快，而溝槽底部較慢，導致溝槽底部的階梯覆蓋率 (step coverage) 不佳進而造成元件失效。然而ALD卻可以在高深寬比的溝槽上製作出階梯覆蓋率極佳的薄膜，這個特色讓ALD特別適用於複雜的 DRAM 電容結構與微機電元件之類的精密應用上。
ALD 除了具備高階梯覆蓋率的優點外，亦有著大面積、膜厚均勻度高、低溫製程及原子級膜厚控制等優點，因此可用於超薄高介電材料鍍膜、半導體奈米製程技術之銅擴散阻絕層（氮化鉭阻障層，TaN barrier layer）外，也可透過本技術來處理微小的電路結構。
ALD技術限制
由於ALD是在原子級的尺度進行度膜，每鍍一層都需要一個完整的進氣循環，因此最大的技術限制就是鍍膜速度慢，但由於 ALD 可處理大面積的優點，因此批次產量尚可維持在一定水準。此外，特定前驅物（金屬、Si、SiO2、Si3N4以及多種三元暨多元化合物等等）的成本相當高，因此讓此技術無法普及。
